PCI-SIG組織宣布PCIe 6.0規(guī)范標(biāo)準(zhǔn)v1.0版本正式發(fā)布。新標(biāo)準(zhǔn)有助于降低成本，可幫助數(shù)據(jù)中心、人工智能/機(jī)器學(xué)習(xí)、HPC、汽車、物聯(lián)網(wǎng)以及軍事、航空航天等領(lǐng)域進(jìn)行密集數(shù)據(jù)計(jì)算，同時(shí)保證了與之前幾代技術(shù)的兼容性。

PCIe 6.0主要規(guī)格：每通道64GT/s原始數(shù)據(jù)速率，x16配置下可達(dá)成256GB/s帶寬。利用行業(yè)現(xiàn)成PAM4 方案，支持4級信號脈沖幅度調(diào)制。輔以輕量級前向糾錯(cuò)（FEC）和循環(huán)冗余校驗(yàn)（CRC）方案，有助緩和PAM4信令相關(guān)的誤碼率增長。支持基于Flit的流控制單元編碼和PAM4調(diào)制，可實(shí)現(xiàn)翻倍的帶寬增益。更新Flit模式中使用的數(shù)據(jù)包布局，旨在提供附加功能并簡化處理。保留與所有前幾代PCIe技術(shù)的向后兼容性。