在2021 IEEE國際電子器件會(huì)議（IEDM）上，英特爾概述了其未來技術(shù)發(fā)展方向，即通過混合鍵合（hybrid bonding）將在封裝中的互連密度提升10倍以上，晶體管微縮面積提升30%至50%，在全新的功率器件和內(nèi)存技術(shù)上取得重大突破，基于物理學(xué)新概念所衍生的新技術(shù)，在未來可能會(huì)重新定義計(jì)算。

持續(xù)創(chuàng)新是摩爾定律的基石，英特爾的組件研究團(tuán)隊(duì)致力于在三個(gè)關(guān)鍵領(lǐng)域進(jìn)行創(chuàng)新：第一，為提供更多晶體管的核心微縮技術(shù)；第二，在功率器件和內(nèi)存增益領(lǐng)域提升硅基半導(dǎo)體性能；第三，探索物理學(xué)新概念，以重新定義計(jì)算。眾多突破摩爾定律昔日壁壘并出現(xiàn)在當(dāng)前產(chǎn)品中的創(chuàng)新技術(shù)，都源自于組件研究團(tuán)隊(duì)的研究工作，包括應(yīng)變硅、高 K- 金屬柵極技術(shù)、FinFET晶體管、RibbonFET，以及包括EMIB和Foveros Direct在內(nèi)的封裝技術(shù)創(chuàng)新。

在 IEDM 2021 上披露的突破性進(jìn)展表明，英特爾正通過對(duì)以下三個(gè)領(lǐng)域的探索，持續(xù)推進(jìn)摩爾定律，并將其延續(xù)至2025年及更遠(yuǎn)的未來。

一、為在未來的產(chǎn)品中提供更多的晶體管，英特爾正針對(duì)核心微縮技術(shù)進(jìn)行重點(diǎn)研究：

英特爾的研究人員概述了混合鍵合互連中的設(shè)計(jì)、制程工藝和組裝難題的解決方案，期望能在封裝中將互連密度提升10倍以上。在今年7月的英特爾加速創(chuàng)新：制程工藝和封裝技術(shù)線上發(fā)布會(huì)中，英特爾宣布計(jì)劃推出Foveros Direct，以實(shí)現(xiàn)10微米以下的凸點(diǎn)間距，使3D堆疊的互連密度提高一個(gè)數(shù)量級(jí)。為了使生態(tài)系統(tǒng)能從先進(jìn)封裝中獲益，英特爾還呼吁建立新的行業(yè)標(biāo)準(zhǔn)和測(cè)試程序，讓混合鍵合芯粒（hybrid bonding chiplet）生態(tài)系統(tǒng)成為可能。

展望其GAA RibbonFET（Gate-All-Around RibbonFET）技術(shù)，英特爾正引領(lǐng)著即將到來的后FinFET時(shí)代，通過堆疊多個(gè)（CMOS）晶體管，實(shí)現(xiàn)高達(dá)30%至50%的邏輯微縮提升，通過在每平方毫米上容納更多晶體管，以繼續(xù)推進(jìn)摩爾定律的發(fā)展。

英特爾同時(shí)也在為摩爾定律進(jìn)入埃米時(shí)代鋪平道路，其前瞻性的研究展示了英特爾是如何克服傳統(tǒng)硅通道限制，用僅有數(shù)個(gè)原子厚度的新型材料制造晶體管，從而實(shí)現(xiàn)在每個(gè)芯片上增加數(shù)百萬晶體管數(shù)量。在接下來的十年，實(shí)現(xiàn)更強(qiáng)大的計(jì)算。

二、英特爾為硅注入新功能：

通過在300毫米的晶圓上首次集成氮化鎵基（GaN-based）功率器件與硅基CMOS，實(shí)現(xiàn)了更高效的電源技術(shù)。這為CPU提供低損耗、高速電能傳輸創(chuàng)造了條件，同時(shí)也減少了主板組件和空間。

另一項(xiàng)進(jìn)展是利用新型鐵電體材料作為下一代嵌入式DRAM技術(shù)的可行方案。該項(xiàng)業(yè)界領(lǐng)先技術(shù)可提供更大內(nèi)存資源和低時(shí)延讀寫能力，用于解決從游戲到人工智能等計(jì)算應(yīng)用所面臨的日益復(fù)雜的問題。

三、英特爾正致力于大幅提升硅基半導(dǎo)體的量子計(jì)算性能，同時(shí)也在開發(fā)能在室溫下進(jìn)行高效、低功耗計(jì)算的新型器件。未來，基于全新物理學(xué)概念衍生出的技術(shù)將逐步取代傳統(tǒng)的MOSFET晶體管：

在IEDM 2021上，英特爾展示了全球首例常溫磁電自旋軌道（MESO）邏輯器件，這表明未來有可能基于納米尺度的磁體器件制造出新型晶體管。

英特爾和比利時(shí)微電子研究中心（IMEC）在自旋電子材料研究方面取得進(jìn)展，使器件集成研究接近實(shí)現(xiàn)自旋電子器件的全面實(shí)用化。

英特爾還展示了完整的300毫米量子比特制程工藝流程。該量子計(jì)算工藝不僅可持續(xù)微縮，且與CMOS制造兼容，這確定了未來研究的方向。